반도체 용어. "FEOL (Front-End-Of-Line), BEOL (Back-End-Of-Line)"

안녕하세요, Sean 입니다 :)

 

반도체 관련 업무를 하다보면

어려운 용어를 접할 때가 많은 것 같습니다.

 

애초에 반도체 관련 직종에서 일을 했다면

자연스레 알게 되었을 것 같은 용어들도

처음 접한다면 알 수가 없죠.

 

업무를 하다가 만나게 되는 간단한 용어들을

앞으로 정리해볼까 하니 작게나마 도움이 되셨으면 하네요.

 

오늘은 FEOL, BEOL 에 대해 알아 보겠습니다.

 

1. FEOL (Front - End - Of - Line)

 

FEOL은 반도체 제조 측면에서 전공정 (Front-End-Of-Line)을 의미합니다.

반도체는 실리콘 웨이퍼 위에 반도체 소자의 다양한 부품을 만들어내는데

이 제조 공정들의 초기 부분을 일괄적으로 FEOL이라고 합니다.

 

FEOL 공정에는 집적회로 (Intergrated Circuit) 또는 마이크로칩의 트랜지스터,

커패시터 및 기타 기본적인 구성 요소를 만드는데 사용되는 

Oxidation, Diffusion, Ion-implantation, Photolithography 와 같은 공정이 포함됩니다.

 

<FEOL의 단계>

1. 사용할 Wafer type 선택

2. Wafer의 화학적-기계적 평탄화 및 클리닝

3. Shallow trench isolation (STI) 및 LOCOS Process

4. Well formation

5. Gate module 형성

6. Source & Drain module 형성

 

2. BEOL (Back - End - Of - Line)

 

반면, BEOL (Back-End-Of-Line)은 반도체 제조의 후기 단계를 의미합니다.

여기서는 FEOL 단계에서 생성된 다양한 구성 요소를

연결하는 상호 연결 및 금속 레이어 생성이 포함됩니다.

BEOL에는 유전체 증착, 금속 증착, 층간 유전체 (ILD) 형성과 같은 프로세스가 포함됩니다.

 

요약하자면 FEOL은 실리콘 웨이퍼에 개별 트랜지스터와 구성 요소를 만드는 데에 중점을 두고,

BEOL은 이러한 구성요소를 연결하고 최종 집적 회로에 필요한 금속층을 만드는 작업을 합니다.

 

따라서, FEOL 및 BEOL 프로세스는 컴퓨터, 스마트폰 및 기타 다양한 집적 회로를 포함한

광범위한 전자 장치용 마이크로칩을 제조하는데 사용되는 전체 반도체 제조 프로세스를 구성합니다.

 

<BEOL의 단계>

1. 소스 영역, 드레인 영역 및 폴리실리콘 영역의 실리사이드화

2. 유전체 적층 : PMD (Pre-Metal Dielectric), CMP Processing

3. PMD 내에 홀을 형성하고, 연결

4. Metal Layer 적층

5. 유전체 적층 : IMD (Inter-Metal Dielectric)

6. Via 형성을 통해 낮은 Metal 과 높은 Metal 연결. Via는 Metal CVD로 채워짐.

7. 4~6 단계 반복

8. Micro Chip 을 보호하기 위해 Passivation 추가.

 

아래 그림도 참고하시면 좋을 것 같습니다.

 

 

FEOL (Devices) and BEOL (Metallization layer) / 출처 : Wikipedia

CMOS Process / 출처 : Wikipedia

 

BEOL 이후에는 "Back End" 프로세스가 있는데, 이 프로세스는 흔히 말하는

후공정 회사에서 진행되는 경우가 많습니다.

Wafer Test, Wafer Back-grinding, Die separation, Die tests, IC Packaging, Final test 등의 

공정이 여기에 포함됩니다.

 

오늘은 반도체 관련하여 FEOL, BEOL에 대해 알아봤는데요.

 

저도 갓 입문한 초짜로써 공부하는 중이라,

수정해야 할 부분 또는 추가해야 할 부분이 있다면

댓글로 알려주시면 감사하겠습니다.

 

지금까지 Sean 이였습니다.

 

좋아요, 댓글, 구독 사랑합니다:)